В начале лета SiFive представила P550, самые быстрые ядра RISC-V на то время. Intel ядра показались вполне убедительными, поэтому компания предложит их своим клиентам в рамках Intel Foundry Services (IFS). Уже в начале 2022 года Intel выпустит платформу для разработчиков Horse Creek RISC-V, которая будет содержать ядра P550 или кластеры, либо целую SoC, выпускаемые по 7-нм техпроцессу.
На конференции Linley Conference вице-президент SiFive Шубу Мукерджи (Shubu Mukherjee) рассказал о преемнике. Но подробности будут объявлены только на конференции RISC-V Summit в декабре.
Но перейдем к тому, что именно показала SiFive. Названия у новых ядер пока нет, но разработчики обещают 50% прирост производительности по сравнению с P550. 64-битное ядро оснащено FPU с двойной точностью (FP64) и собственными кэшами L1 и L2. Ядра P550 группировались в 4-ядерные кластеры, которые имеют доступ к общему кэшу L3 емкостью 4 Мбайт. В первом квартале 2022 уже должны быть выпущены первые тестовые кристаллы (tape out).
| P550 | Next-Gen P-Series | |
| Кэш инструкций L1 | 32 кбайт | 64 - 128 кбайт |
| Кэш данных L1 | 32 кбайт | 64 - 128 кбайт |
| Кэш L2 | 256 кбайт | до 2 Мбайт |
| Кэш L3 | 1 - 4 Мбайт | 1 - 16 Мбайт |
| Core Complex | до 4 ядер | до 16 ядер |
| Порты памяти | 1x 128 или 256 бит | 4x 128 или 256 бит |
Преемник P550 позиционируется шире, особенно по масштабированию. В кластере теперь могут использоваться до 16 ядер, общий кэш L3 увеличился до 16 Мбайт. Кэш L2, эксклюзивный для отдельных ядер, может быть до 2 Мбайт. Наконец, кэш инструкций и данных теперь может иметь емкость до 128 кбайт – в четыре раза больше. Структура ядер и вычислительных блоков не изменилась, конвейер с внеочередным выполнением имеет 13 ступеней. Но подробности будут приведены на RISC-V Summit.
Дизайн со 128 ядрами и даже большим количеством возможен через соединение нескольких кластеров. Интерконнект Network on Chip (NOC) может соединять кластеры CPU, компоненты безопасности, крупный кэш последнего уровня и Translation Engine. В итоге можно конструировать довольно сложные чипы с несколькими каналами памяти (LP)DDR, многочисленными контроллерами PCIe и линиями, а также внешним подключением CXL через канал SiFive Chip2Chip.
Ядра RISC-V используются во многих чипах, но пока не так широко. Но разработчики IP, такие как SiFive, успешно работают над популяризацией RISC-V. Группа European Processor Initiative (EPI) работает над ускорителями на основе RISC-V, которые планируется использовать в Европейском суперкомпьютере.
Здесь мы поделимся ссылкой на наш тест SiFive HiFive Unmatched, платформы для разработчиков RISC-V.
Подписывайтесь на группы Hardwareluxx ВКонтакте и Facebook, а также на наш канал в Telegram (@hardwareluxxrussia).